BESIII主触发系统VME机箱快控制插件的设计
司孝平; 赵棣新; 刘振安
刊名佳木斯大学学报(自然科学版)
2006
期号2页码:238-241
关键词VME总线 FPGA 仿真
其他题名Design of VME Crate Fast Control Board for BESIII Main Trigger System
中文摘要提出了可预置计数限的计数逻辑”和有暂停控制的双向计数器逻辑”,解决了VME总线主板所能处理的中断的频率与输入信号脉冲的频率不匹配的难题,消除了某些信号与系统时钟异步造成的准稳态;所设计的插件实现了VME总线程控流水线式发中断的功能.
文献类型期刊论文
条目标识符http://ir.ihep.ac.cn/handle/311005/219250
专题中国科学院高能物理研究所_实验物理中心_期刊论文
推荐引用方式
GB/T 7714
司孝平,赵棣新,刘振安. BESIII主触发系统VME机箱快控制插件的设计[J]. 佳木斯大学学报(自然科学版),2006(2):238-241.
APA 司孝平,赵棣新,&刘振安.(2006).BESIII主触发系统VME机箱快控制插件的设计.佳木斯大学学报(自然科学版)(2),238-241.
MLA 司孝平,et al."BESIII主触发系统VME机箱快控制插件的设计".佳木斯大学学报(自然科学版) .2(2006):238-241.
条目包含的文件
文件名称/大小 文献类型 版本类型 开放类型 使用许可
6076.pdf(600KB)期刊论文作者接受稿开放获取CC BY-NC-SA浏览 请求全文
个性服务
推荐该条目
保存到收藏夹
查看访问统计
导出为Endnote文件
谷歌学术
谷歌学术中相似的文章
[司孝平]的文章
[赵棣新]的文章
[刘振安]的文章
百度学术
百度学术中相似的文章
[司孝平]的文章
[赵棣新]的文章
[刘振安]的文章
必应学术
必应学术中相似的文章
[司孝平]的文章
[赵棣新]的文章
[刘振安]的文章
相关权益政策
暂无数据
收藏/分享
文件名: 6076.pdf
格式: Adobe PDF
此文件暂不支持浏览
所有评论 (0)
暂无评论
 

除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。